Рекордное штабелирование транзисторов: новый этап электроники

Исследователи из Университета науки и технологий имени короля Абдаллы (KAUST) в Саудовской Аравии установили новый рекорд в области разработки микросхем, создав первую гибридную КМОП (комплементарную структуру металл-оксид-полупроводник) с шестью слоями для крупноформатной электроники. Предыдущие гибридные КМОП-структуры не превышали двух слоев, поэтому это достижение устанавливает новый ориентир в плотности интеграции и эффективности, открывая перспективы для миниатюризации и повышения производительности электронных устройств.

КМОП-микросхемы являются основой практически всех современных электронных устройств, от смартфонов и телевизоров до спутников и медицинского оборудования. В отличие от традиционных кремниевых чипов, гибридные КМОП-микросхемы обладают большим потенциалом для крупноформатной электроники. Миниатюризация электронных компонентов имеет решающее значение для развития гибкой электроники, систем для умного здравоохранения и Интернета вещей, однако существующие подходы к дизайну достигают своих пределов.

"Исторически полупроводниковая промышленность концентрировалась на уменьшении размеров транзисторов для увеличения плотности интеграции. Однако мы приближаемся к квантово-механическому пределу, а затраты стремительно растут," – отметил доцент KAUST Сяохан Ли, руководитель исследования и лаборатории передовых полупроводников KAUST. "Чтобы продолжать развиваться, мы должны выйти за рамки планарного масштабирования; вертикальное штабелирование транзисторов представляет собой многообещающее решение."

Процесс изготовления микросхем часто требует температур в несколько сотен градусов Цельсия, что может повредить нижние слои чипа при добавлении новых. В процессе, разработанном KAUST, ни один этап изготовления не превышал 150°C, а большинство операций проводилось практически при комнатной температуре.

Поверхность слоев также должна быть максимально гладкой. Модификации в новой конструкции позволили добиться более гладкой поверхности по сравнению с предыдущими методами изготовления. Для вертикального штабелирования слои должны быть правильно выровнены для оптимального соединения. В этой области ученые также добились улучшений в процессе изготовления.

"В разработке микросхем главное – это разместить больше мощности в меньшем пространстве. Улучшив множество этапов изготовления, мы предоставляем основу для вертикального масштабирования и увеличения функциональной плотности далеко за пределы сегодняшних возможностей," – сказал научный сотрудник Сяохан Ли, первый автор статьи. В исследовании также приняли участие профессор KAUST Мартин Хини и адъюнкт-профессор Томас Анфопулос.