Дорожная карта 2D-транзисторов: будущее полупроводников

Исследователи из Сеульского национального университета представили дорожную карту для интеграции технологии "gate stack" – ключевого компонента двухмерных (2D) транзисторов, которые рассматриваются как следующее поколение полупроводниковых устройств.

Современная электроника в основном опирается на кремниевую технологию КМОП (CMOS). Несмотря на десятилетия прогресса, дальнейшее миниатюризацию сталкивается с физическими и электростатическими ограничениями. Двумерные (2D) полупроводники, сохраняющие свои электрические свойства даже в атомной толщине, становятся перспективной альтернативой кремнию.

Ведущие мировые компании и исследовательские центры, такие как Samsung, TSMC, Intel и IMEC, уже включили 2D-транзисторы в свои планы на пост-кремниевую эру (после 2035 года), активно инвестируя в исследования и разработки. Таким образом, 2D-полупроводники переходят из категории долгосрочных перспектив в категорию быстро развивающейся ключевой технологии для глобальной полупроводниковой индустрии.

Однако главным препятствием на пути коммерциализации 2D-полупроводников является технология интеграции "gate stack". Эта структура, отвечающая за электростатическое управление каналом проводимости, напрямую влияет на производительность и стабильность устройства. Прямое применение существующих кремниевых процессов приводит к снижению качества диэлектрика, возникновению дефектов на интерфейсе и утечкам тока. Разработка новых материалов и процессов, адаптированных к 2D-интерфейсам, является критически важной задачей.

Команда профессора Чул-Хо Ли проанализировала различные методы интеграции "gate stack", количественно оценив их по показателям производительности и наметила пути дальнейшего технологического развития. Исследование классифицирует подходы по интеграции "gate stack" на пять категорий: диэлектрики Ван-дер-Ваальса (vdW), оксидированные vdW-диэлектрики, квази-vdW-диэлектрики, vdW-затравленные диэлектрики и не-vdW-затравленные диэлектрики. Каждый метод был оценен по таким метрикам, как плотность ловушек на границе раздела, эквивалентная толщина оксида, плотность утечки затвора, пороговое напряжение и напряжение питания. Эти показатели были сопоставлены с целями Международной дорожной карты устройств и систем (IRDS), что позволило создать систематическую дорожную карту для академических кругов и промышленности.

Команда также продемонстрировала потенциал "gate stack" с использованием сегнетоэлектрических материалов для масштабирования до устройств следующего поколения. Например, применение "gate stack" с встроенными сегнетоэлектриками позволяет реализовать сверхнизкопотребляющую логику, энергонезависимую память и вычисления в памяти. Кроме того, исследователи определили практические требования, включая совместимость с процессом "Back-End-of-Line" (BEOL), низкотемпературное осаждение (ниже 400°C), однородность в масштабе пластин и долгосрочную надежность, подчеркивая промышленную применимость.

Данное исследование имеет большое значение, поскольку оно количественно сравнивает характеристики "gate stack" 2D-полупроводников по различным метрикам и сопоставляет их с целями IRDS, предоставляя blueprint для разработки полупроводников следующего поколения. Исследование не только подтвердило возможность создания сверхнизкопотребляющих высокопроизводительных транзисторов, но и предложило инновационные технические направления с учетом будущего монолитного 3D-интегрирования и процессов, совместимых с BEOL.

Технологии, представленные в исследовании, должны стать ключевыми для развития следующего поколения ИКТ-инфраструктуры, включая ИИ-полупроводники, сверхнизкопотребляющие мобильные чипы и серверы сверхвысокой плотности.

Профессор Ли отметил: "Главное препятствие на пути коммерциализации 2D-транзисторов – это реализация высококачественных "gate stack". Наше исследование предлагает стандартный blueprint для преодоления этой проблемы, что имеет большое значение как для науки, так и для промышленности. Мы планируем активно расширять исследования в области интеграции на уровне устройств и коммерциализации через сотрудничество с промышленностью".

Доктор Йеон Хо Ким, первый автор статьи, в настоящее время является постдокторантом в Сеульском национальном университете, где проводит исследования по контактной инженерии и "gate stack" для двумерных транзисторов. Ожидается, что его достижения в этой области позволят ему проявить лидерство в сфере интегральных устройств на основе 2D-полупроводников следующего поколения.